Vista normal Vista MARC Vista ISBD

Organización y arquitectura de computadoras : diseñar para mejorar el rendimiento / William Stallings ; traducción de Abiel Aguilar González, Mireya Janeth Gutiérrez Martínez ; revisión técnica de Abiel Aguilar González, Juan Antonio Osuna Coutiño.

Por: Stallings, William.
Colaborador(es): Aguilar Gonzalez, Abiel [trad., rev.] | Gutierrez Martinez, Mireya Janeth [trad.] | Osuna Coutino, Juan Antonio [rev.].
Tipo de material: TextoTextoEditor: Ciudad de México : Pearson, 2024Descripción: 867 p. : tbls., grafs.ISBN: 9786073260237.Tema(s): INFORMATICA | DISCOS MAGNETICOS | COMPUTADORAS | Sistema operativoClasificación CDD: 004.22
Contenidos parciales:
Parte I. Introducción -- Cap. 1. Conceptos básicos y evolución de la computadora -- Cap. 2. Conceptos de rendimientos -- Parte II. El sistema informático -- Cap. 3. Una visión de alto nivel de la función y la interconexión de la computadora -- Cap. 4. La jerarquía de la memoria interna: localidad y desempeño -- Cap. 5. Memoria caché -- Cap. 6. Memoria interna -- Cap. 7. Memoria externa -- Cap. 8. Entrada/ Salida -- Cap. 9. Soporte del sistema operativo -- Parte III. Aritmética y lógica -- Cap. 10. Sistemas numéricos -- Cap. 11. Aritmética informática -- Cap. 12. Lógica digital -- Parte IV. Conjuntos de instrucciones y lenguaje ensamblador -- Cap. 13. Conjuntos de instrucciones: características y funciones -- Cap. 14. Conjuntos de instrucciones: modos de direccionamiento y formatos -- Cap. 15. Lenguaje ensamblador y temas relacionados -- Parte V. La unidad central de procesamiento -- Cap. 16. Estructura y función del procesador -- Cap. 17. Computadoras con conjuntos de instrucciones reducido -- Cap. 18. Paralelismo a nivel de instrucción y procesadores superescalares -- Cap. 19. Operación de la unidad de control y control microprogramado -- Parte VI. Organización paralela -- Cap. 20. Procesamiento paralelo -- Cap. 21. Computadoras multicore -- Apéndice A. Buses del sistema -- Apéndice B. Estrategias de caché víctima -- Apéndice C. Memoria entrelazada -- Apéndice D. El alfabeto de Referencia Internacional -- Apéndice E. Pilas -- Apéndice F. Procedimientos recursivos -- Apéndice G. Temas adicionales de pipeline de instrucciones.
    Valoración media: 0.0 (0 votos)
Tipo de ítem Ubicación actual Signatura Estado Fecha de vencimiento Código de barras
Libro impreso 2 días Biblioteca Central

Biblioteca Central 
Paraguay 1401, Subsuelo
Capital Federal, C. P.  1061
Tel. 4815-3290 Int: 1408
+54 9 11 4165-6346 (9-18hs)

004.22/STA/1 (Navegar estantería) Disponible 33502
Libro impreso 2 días Biblioteca Olivos

Biblioteca Olivos
Roma 668, Anexo
Olivos, C.P. 1636
+54 4814-9200

004.22/STA (Navegar estantería) Disponible OL-00852

Incluye referencias bibliográficas.

Parte I. Introducción -- Cap. 1. Conceptos básicos y evolución de la computadora -- Cap. 2. Conceptos de rendimientos -- Parte II. El sistema informático -- Cap. 3. Una visión de alto nivel de la función y la interconexión de la computadora -- Cap. 4. La jerarquía de la memoria interna: localidad y desempeño -- Cap. 5. Memoria caché -- Cap. 6. Memoria interna -- Cap. 7. Memoria externa -- Cap. 8. Entrada/ Salida -- Cap. 9. Soporte del sistema operativo -- Parte III. Aritmética y lógica -- Cap. 10. Sistemas numéricos -- Cap. 11. Aritmética informática -- Cap. 12. Lógica digital -- Parte IV. Conjuntos de instrucciones y lenguaje ensamblador -- Cap. 13. Conjuntos de instrucciones: características y funciones -- Cap. 14. Conjuntos de instrucciones: modos de direccionamiento y formatos -- Cap. 15. Lenguaje ensamblador y temas relacionados -- Parte V. La unidad central de procesamiento -- Cap. 16. Estructura y función del procesador -- Cap. 17. Computadoras con conjuntos de instrucciones reducido -- Cap. 18. Paralelismo a nivel de instrucción y procesadores superescalares -- Cap. 19. Operación de la unidad de control y control microprogramado -- Parte VI. Organización paralela -- Cap. 20. Procesamiento paralelo -- Cap. 21. Computadoras multicore -- Apéndice A. Buses del sistema -- Apéndice B. Estrategias de caché víctima -- Apéndice C. Memoria entrelazada -- Apéndice D. El alfabeto de Referencia Internacional -- Apéndice E. Pilas -- Apéndice F. Procedimientos recursivos -- Apéndice G. Temas adicionales de pipeline de instrucciones.

Carrera: SISTEMAS

Haga clic en una imagen para verla en el visor de imágenes

BIBLIOTECA CENTRAL:
Paraguay 1401, Subsuelo - (C1061ABA) Ciudad de Buenos Aires
Tel: (11) 4815-3290 int. 1408 - biblioteca@uces.edu.ar
Horario de atención: Lunes a viernes de 8.30 a 21 hs.
+ 54 11 4165-6346

Biblioteca San Isidro:
Chile 343 - San Isidro
Tel: (11) 4814-9200 int. 4508 - bibliotecasanisidro@uces.edu.ar
Horario de atención: Lunes a viernes: 9 a 20 hs.
+54 11 3955-3308

Biblioteca UCES Rafaela:
25 de Mayo 906 - Rafaela
Tel: 03492-434198 - bibliotecarafaela@uces.edu.ar
Horario de atención: Lunes a viernes: 8 a 20 hs.
+ 54 3492-373781

Biblioteca UCES Cañuelas:
San Vicente 1289, 2º P. - Cañuelas
Tel: 4815-3290 int. 3004 - bibliotecacanuelas@uces.edu.ar
Horario de atención: Lunes a viernes: 9 a 18 hs.
+ 54 11 3641-0072

Biblioteca UCES Pilar:
Ruta 25 y Panamericana Ramal Pilar, km 53, Buenos Aires
Tel: (11) 4814-9200 int. 4240 - bibliotecapilar@uces.edu.ar
Horario de atención: Lunes a viernes de 9 a 18 hs.
(+54 9 11) 36740799

Biblioteca UCES Tigre:
Ruta 27 y Camino de los Remeros (Remeros Plaza), Buenos Aires
Tel: (11) 4814-9200 int. 4640 - bibliotecatigre@uces.edu.ar
Horario de atención: Lunes a viernes de 9 a 18 hs.
(+54 9 11) 38723132

Biblioteca UCES Olivos:
Roma 668 (Olivos), Buenos Aires
Tel: (11) 4814-9200 int. 2940 - bibliotecaolivos@uces.edu.ar
Horario de atención: Lunes a viernes de 9 a 18 hs.
(+54 9 11) 28521342

Con tecnología Koha