Organización y arquitectura de computadoras : diseñar para mejorar el rendimiento / William Stallings ; traducción de Abiel Aguilar González, Mireya Janeth Gutiérrez Martínez ; revisión técnica de Abiel Aguilar González, Juan Antonio Osuna Coutiño.
Por: Stallings, William
.
Colaborador(es): Aguilar Gonzalez, Abiel [trad., rev.]
| Gutierrez Martinez, Mireya Janeth [trad.]
| Osuna Coutino, Juan Antonio [rev.]
.
Tipo de material:
TextoEditor: Ciudad de México : Pearson, 2024Descripción: 867 p. : tbls., grafs.ISBN: 9786073260237.Tema(s): INFORMATICA| Tipo de ítem | Ubicación actual | Signatura | Estado | Fecha de vencimiento | Código de barras |
|---|---|---|---|---|---|
| Libro impreso 2 días |
Biblioteca Central
Biblioteca Central |
004.22/STA/1 (Navegar estantería) | Disponible | 33502 | |
| Libro impreso 2 días |
Biblioteca Olivos
Biblioteca Olivos |
004.22/STA (Navegar estantería) | Disponible | OL-00852 |
Incluye referencias bibliográficas.
Parte I. Introducción -- Cap. 1. Conceptos básicos y evolución de la computadora -- Cap. 2. Conceptos de rendimientos -- Parte II. El sistema informático -- Cap. 3. Una visión de alto nivel de la función y la interconexión de la computadora -- Cap. 4. La jerarquía de la memoria interna: localidad y desempeño -- Cap. 5. Memoria caché -- Cap. 6. Memoria interna -- Cap. 7. Memoria externa -- Cap. 8. Entrada/ Salida -- Cap. 9. Soporte del sistema operativo -- Parte III. Aritmética y lógica -- Cap. 10. Sistemas numéricos -- Cap. 11. Aritmética informática -- Cap. 12. Lógica digital -- Parte IV. Conjuntos de instrucciones y lenguaje ensamblador -- Cap. 13. Conjuntos de instrucciones: características y funciones -- Cap. 14. Conjuntos de instrucciones: modos de direccionamiento y formatos -- Cap. 15. Lenguaje ensamblador y temas relacionados -- Parte V. La unidad central de procesamiento -- Cap. 16. Estructura y función del procesador -- Cap. 17. Computadoras con conjuntos de instrucciones reducido -- Cap. 18. Paralelismo a nivel de instrucción y procesadores superescalares -- Cap. 19. Operación de la unidad de control y control microprogramado -- Parte VI. Organización paralela -- Cap. 20. Procesamiento paralelo -- Cap. 21. Computadoras multicore -- Apéndice A. Buses del sistema -- Apéndice B. Estrategias de caché víctima -- Apéndice C. Memoria entrelazada -- Apéndice D. El alfabeto de Referencia Internacional -- Apéndice E. Pilas -- Apéndice F. Procedimientos recursivos -- Apéndice G. Temas adicionales de pipeline de instrucciones.
Carrera: SISTEMAS